|
課程名稱 |
電子設計自動化導論
INTRODUCTION TO ELECTRONIC DESIGN AUTOMATION |
|
開課學期 |
97-2 |
|
授課對象 |
電機資訊學院 電機工程學系 |
|
授課教師 |
盧信嘉 |
|
課號 |
EE3012 |
|
課程識別碼 |
901 33700 |
|
班次 |
|
|
學分 |
3 |
|
全/半年 |
半年 |
|
必/選修 |
選修 |
|
上課時間 |
星期二6,7,8(13:20~16:20) |
|
上課地點 |
電二143 |
|
備註 |
總人數上限：50人 |
|
Ceiba 課程網頁 |
http://ceiba.ntu.edu.tw/972eda_intro |
|
課程簡介影片 |
|
|
核心能力關聯 |
核心能力與課程規劃關聯圖 |
|
課程大綱
|
|
為確保您我的權利,請尊重智慧財產權及不得非法影印
|
|
課程概述 |
1. Introduction to IC design methodologies and design automation tools
2. Algorithm graph theory
3. Computational complexity and general purpose optimization methods
4. Layout compaction
5. Placement and routing
6. Floorplanning
7. Routing
8. VLSI testing
9. Logic synthesis and verification
10. High-level synthesis
11. Future challenges |
|
課程目標 |
本課程介紹積體電路設計自動化技術與這些技術在整個設計流程中的角色與重要性。修習本課程學生將對整個積體電路設計流程與設計自動化技術有初步的了解。 |
|
課程要求 |
預修課程：交換電路邏輯設計、計算機程式 |
|
預期每週課後學習時數 |
|
|
Office Hours |
每週四 13:30~14:30
每週三 10:00~11:00 備註： 編號2為助教office hour，請先e-mail約時間 |
|
指定閱讀 |
|
|
參考書目 |
教科書： S. H. Gerez,
Algorithms for VLSI Design
Automation, John Wiley & Sons,
1999. |
|
評量方式
(僅供參考) |
|
No. |
項目 |
百分比 |
說明 |
|
1. |
期中考 |
30% |
in-class, open-book, open-note |
2. |
期末考 |
30% |
in-class, open-book, open-note |
3. |
作業+隨堂測驗 |
20% |
|
4. |
Mini programing assignment X2 |
20% |
|
|
|
週次 |
日期 |
單元主題 |
|
第1週 |
2/17 |
Introduction to IC Design Methodologies and Design Automation Tools |
|
第2週 |
2/24 |
Introduction to IC Design Methodologies and Design Automation Tools |
|
第3週 |
3/03 |
Computational Complexity and General Purpose Optimization Methods/ Layout compaction |
|
第4週 |
3/10 |
Physical Design - Layout Compaction |
|
第5週 |
3/17 |
Physical Design - Layout Compaction |
|
第6週 |
3/24 |
Physical Design - Placement and Partitioning |
|
第7週 |
3/31 |
Physical Design - Floorplanning |
|
第8週 |
4/07 |
Branch and bound 說明 |
|
第9週 |
4/14 |
期中考 |
|
第10週 |
4/21 |
Maze and global routing |
|
第11週 |
4/28 |
channel, clock, power and ground routing |
|
第12週 |
5/05 |
Testing and simulation |
|
第13週 |
5/12 |
Login synthesis and verification part1 |
|
第14週 |
5/19 |
Login synthesis and verification part2 |
|
第15週 |
5/26 |
Login synthesis and verification part2/ High-level synthesis |
|
第16週 |
6/02 |
High-level synthesis |
|
第17週 |
6/09 |
出國開會，停課一次 |
|
第18週 |
6/16 |
Final Exam |
|